EDA实验报告含结果图

(35页)

'EDA实验报告含结果图'
EDA电子课程实验报告专业:班级:姓名:学号: 实验一四人表决器一实验目的1、 熟悉Quartus II软件的使用。2、 熟悉EDA-IV实验箱。3、 熟悉EDA开发的基本流程。二硬件需求1、 RC-EDA-IV型实验箱一台;2、 RC-EDA-TV型实验箱配套USB-Blaster下载器一个;3、 PC机一台。三实验原理所谓表决器就是对于一个行为,由多个人投票,如果同意的票数过半,就认 为此行为可行;否则如果否决的票数过半,则认为此行为无效。四人表决器顾名思义就是由四个人来投票,当同意的票数大于或者等于3 人时,则认为同意;反之,当否决的票数大于或者等于2人时,则认为不同意。 实验中用4个拨挡开关来表示4个人,当对应的拨挡开关输入为I]寸,表示 此人同意;否则若拨挡开关输入为'0'时,则表示此人反对。表决的结果用一 个LED表示,若表决的结果为同意,则LED被点亮;否则,如果表决的结果为反 对,则LED不会被点亮。四实验内容VHDL程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity EXP3 isin stdjogic;out std_logic_vector(3 downto 0);:out std」ogicport(kl,K2,K3,K4ledag m_Result);end EXP3;architecture behave of EXP3 issignal K_Num : std」ogic_vector(2 downto 0);signal K1 _Num,K2_Num: std_logic_vector(2 downto 0);signal K3_Num,K4_Num: std_logic_vector(2 downto 0);beginprocess(Kl,K2,K3,K4)beginKl_Num<=,0&'0'&Kl;K2_Num<=(0&'0'&K2;K3_Num<=,0&'0'&K3;K4_Num<='0,&,0,&K4;end process;process(Kl_Num,K2_Num,K3_Num,K4_NumJbeginK_Numv二Kl_Num+K2_Num+K3_Num+K4_Nurn;end process;process(K_Num) beginif(K_Num>2) then m_Result<-r;else m_Result<=,0';end if;end process;end behave;实验电路 实验二格雷码转换一实验目的1、 了解格雷码变换的原理。2、 进一步熟悉QuartusII软件的使用。3、 熟练掌握EDA-IV实验箱的使用。二实验设备1、 RC-EDA-IV型实验箱一台;2、 RC-EDA-1V型实验箱配套USB-Blaster下载器一个;3、 PC机一台。三实验原理格雷(Gray)码是一种可靠性编码,在数字系统中有着广泛的应用。其特点 是任意两个相邻的代码屮仅有一位二进制数不同,因而在数码的递增和递减运算 过程中不易出现差错。但是格雷码是一种无权码,要想正确而简单的和二进制码 进行转换,必须找出其规律。根据组合逻辑电路的分析方法,先列出其真值表再通过卡诺图化简,可以很 快的找出格雷码与二进制码之间的逻辑关系。其转换规律为:高位同,从高到低 看异同,异出T',同出'0'。也就是将二进制码转换成格雷码时,高位是完 全相同的,下一位格雷码是T'还是'0',完全是相邻两位二进制码的“异” 还是“同”来决定。下面举一个简单的例子加以说明。假如要把二进制码10110110转换成格雷码,则可以通过下面的方法来完成, 方法如图所示。二进制码:因此,变换出来的格雷码为1 llOllOlo四实验内容VHDL程序:library ieee;use ieee.std_logic_l 164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;std」ogic;std_logicentity EXP4 isport( K1,K2,K3,K4,K5,K6,K7,K8 : inD1 ,D2,D3,D4,D5,D6,D7,D8 :);end EXP4;architecture behave of EXP4 isbeginprocess(K 1 ,K2,K3,K4,K5,K6,K7,K8)beginD1<=K1;D2<=K1 xor K2;D3<=K2 xor K3;D4<=K3 xor K4;D5<=K4 xor K5;D6<=K5 xor K6;D7<=K6 xor K7;D8<=K7 xor K&end process;end behave;实验电路实验三四位全加器一实验目的1、 了解四位全加器的工作原理。2、 掌握基本组合逻辑电路的EDA实现。3、 熟练应用QuartusTT进行EDA开发。二实验设备1、 RC-EDA-IV型实验箱一台;2、 RC-EDA-TV型实验箱配套USB-Blaster下载器一个;3、 PC机一台。三实验原理全加器是由两个加数Xi和Y.以及低位来的进位Ci作为输入,产生本位和 Si以及向高位的进位G的逻辑电路。它不但要完成木位二进制码Xi和?相加, 而且还要考虑到低一位进位Ct的逻辑。对于输入为Xi、Yi和Ci,输出为Si和 G的情况,根据二进制加法法则可以得到全加器的真值表如下表4. 5. 1所示:X, Y. CiTSiCi0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111表4. 5. 1全加器真值表由真值表得到Si和G的逻辑表达式经化简后为:Si X,匕C门C, (X, r)cH ?这仅仅是一位的二进制全加器,要完成一个四位的二进制全加器,只需要把 四个级联起来即可。四实验内容VHDL程序:library ieee;use ieee.std」ogic_U64.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity EXP5 isport( X,Y : in std_logic_vector(
关 键 词:
EDA 实验 报告 结果
 剑锋文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
关于本文
本文标题:EDA实验报告含结果图
链接地址: //www.wenku365.com/p-43708713.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服点击这里,给剑锋文库发消息,QQ:1290478887 - 联系我们

本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。本站是网络服务平台方,若您的权利被侵害,侵权客服QQ:1290478887 欢迎举报。

1290478887@qq.com 2017-2027 //www.wenku365.com 网站版权所有

粤ICP备19057495号 

收起
展开