基于vhdl语言的16位抢答器

(22页)

'基于vhdl语言的16位抢答器'
EDA技术实用教程期末设计报告用VHDL实现抢答器设计专业班级:电气工程及其自动化102 姓 名: m宝举 时 间: 2020/09/21学 号: 2010034420116路抢答器摘要:抢答器作为一种工具,已经广泛应用于各种智力和知识竞赛场合。但是 抢答器的使用频率较低,且有的要么制作复杂,要么可靠性低,减少兴致。作 为一个单位若专购一台抢答器虽然在经济上可以承受,但每年使用的次数极少, 往往因长期存放使抢答器损坏,若再购置一台新的就会影响活动的开展,因此 设计了本抢答器。本设计是以16路抢答器为基本概念。从实际应用出发,利用电子设计自动 化(EDA)技术,和可编程逻辑器件设计具有扩充功能的抢答器。该抢答器的设计 利用QuartusII完成了原理图设计、利用VHDL语言完成了控制主电路设计,具 有数码管显示电路、编码译码电路及信号锁存电路功能,。关键词:抢答器硬件描述语言仿真1引言当今的社会竞争日益激烈,选拔人才,评选优胜,知识竞赛之 类的活动愈加频繁,而在竞赛中往往分为几组参加,这时针对主持人 提出的问题,如果要是让抢答者用举手方式来抢答,这在某种程度上 会因为主持人的主观误断造成比赛的不公平。比赛中为了准确、公正、 直观地判断出第一位抢答者,这就要有一种抢答设备作为裁判员,这 就必然离不开抢答器。随着科技的发展,现在的抢答器有着数字化,智能化的方向发展, EDA技术的应用给电子产品的开发带来了 一次革命使电子产品的设计 变得简单。EDA技术是随着集成电路和计算机技术的飞速发展应运而生的一 种髙级、快速、有效的电子设计自动化工具。EDA工具是以计算机的 硬件和软件为基本工作平台,集数据库、图形学、图论与拓扑逻辑、 计算数学、优化理论等多学科最新成果研制的计算机辅助设计通用软 件包。EDA是电子设计技术的发展趋势,是现代电子设计技术的核心。 利用EDA工具可以代替设计者完成电子系统设计中的大部分工作。2总体设计方案抢答器同时供16名选手或16个代表队比赛,分别用8个按钮 [ml]?[ml6] o设置一个系统清除和抢答控制开关Reset,该开关由主 持人控制。抢答器具有锁存与显示功能。即选手按动按钮,锁存相应 的编号,数码管显示选手号码。其他人再按键,系统进行了优先锁存, 不再响应,优先抢答选手的编号一直保持到主持人将系统清除为止, 下一次抢答开始。2.1设计思路图1抢答器的工作流程抢答器的工作流程如图1所示:主持人按键、LED灯亮,选手开 始抢答,某位选手按键抢答,LED灯灭,数码显示管显示选手号码, 抢答结束后由主持人按下复位键,下一轮抢答开始。其中抢答器的基本工作原理:在抢答竞赛或呼叫时,有多个信号同 时或不同时送入主电路中,抢答器内部的寄存器工作,并识别、记录 第一个号码,其他选手抢答无效,在整个抢答器工作过程中,显示电 路等还要根据现场的实际情况向外电路输出最优先的信号,数码显示 管显示出抢答成功选手的号码。2.2总体设计框图图2系统结构框图3设计原理分析八路抢答器有八个按键及一个主持人开始按键,总共有9个按键, 当每一位选手按下键时都有唯一的八位二进制数与之对应,将这八位 数分别编成二进制的1到8。3.1各模块程序与仿真图下面图3是生成的编码组件元器件图形。接口: clr 主持人输入信号,q[16. . 1] 八位选手输入信号,m[5. .0]——编码输出信号,en——提示输出信号。 在QuartusII软件中进行仿真后,得到仿真时序图如图41.0s 2.0s30s40s50s60s 70s1 180s90s沪q81沪q71lt-q61沪q511—q31fihq21沪ql1i^-clr11HFF5rF图4编码组件仿真波形图由图4知,clr为髙电平时,en输出为髙电平,同时如果当ql 至ql6有低电平时,cm输出为低电平。同时编码出输入的信号。3.2锁存部分每一位选手按下按键后,当松开手是需要一个锁存器将输入的信 号锁存,即当主持人按下键时锁存输入信号。下面图5是生成的锁存组件元器件图形。接口: clr 主持人输入信号,s[16??1] 选手输入信号,q[16. . 1] 锁存输出信号。图5锁存组件器件图在Quartus II软件中进行仿真后,得到仿真时序图如图6 q clra c1F ■ ts80mJ— s71s60s51r ns40mJ— s30s20s10q80q70q60q50「 pq40q30q20q10100 0ns200.0ns300 0ns400 0ns图6锁存组件器仿真波形图由图6知,clr为低电平时,输出为高电平,clr为高电平时,锁 存器开始锁存输入的信号,符合锁存要求。3. 3抢答亮灯部分为了让选需要手看到主持人是否按下键,一个指示灯显示主持人是否按下键,当主持人按键按下时led灯亮,否则熄灭。接口 : elk 外部时钟信号,en——提示输入信号,soundl led灯输出信号。1 ent i1elk sound 1■ ■?■■?■■1en■■■■■■■■■■■ ■■I inst [图7抢答成功led灯器件图在Quartus II软件中进行仿真后,得到仿真时序图如图4.6图8抢答成功led灯仿真波形图由图8知,每当外部时钟信号上升沿到来时,将en传送给soundl, 符合显示功能的要求。3. 4数码显示部分在一般电路中,数值均以二进制的形式存储与计算,但是要将其输 出值七段译码管显示时,则必须提供一个电路模块专门将二进制转换 成十进制输出使用。此处我们以查表方式来设计转换电路,使用并行 语句with_select,列出0到15等10中对照数值情况。若为10及其 以上的数字,则显示错误信息“E”。本设计用的实验平台的七段译码 管是共阴极的。下面图4. 7是display的器件图。接口: m[4. .0]——0到15的二进制表示形式,输入信号BCD一一七段译码管显示管对应显示的数值1 displaym[4..O] BCD[15..O]11 inst1? ???????
关 键 词:
基于 vhdl 语言 16 抢答
 剑锋文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
关于本文
本文标题:基于vhdl语言的16位抢答器
链接地址: //www.wenku365.com/p-43768172.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服点击这里,给剑锋文库发消息,QQ:1290478887 - 联系我们

本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。本站是网络服务平台方,若您的权利被侵害,侵权客服QQ:1290478887 欢迎举报。

1290478887@qq.com 2017-2027 //www.wenku365.com 网站版权所有

粤ICP备19057495号 

收起
展开